

PATENT Customer No. 22,852 Attorney Docket No. 4329.2724

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

n re Application of:)
MASATSUGU KITADA ET AL.)) Group Art Unit: 2858

Application No.: 10/050,160 Éxaminer: Unknown

Filed: January 18, 2002

For: SEMICONDUCTOR TESTING
APPARATUS AND METHOD FOR
OPTIMIZING A WAIT TIME UNTIL

STABILIZATION OF

SEMICONDUCTOR DEVICE

OUTPUT SIGNAL

RECEIVED

JUL 0 8 2002

Commissioner for Patents Washington, DC 20231

Technology Center 2100

CLAIM FOR PRIORITY

Sir:

Dated:

Under the provisions of Section 119 of 35 U.S.C., Applicants hereby claim the benefit of the filing date of Japanese Patent Application Numbers 2001-012121, 2001-253233, and 2001-253235, filed January, 19, 2001, August 23, 2001, and August 23, 2001, respectively, for the above-identified U.S. patent application.

In support of Applicants' claim for priority, a certified copy of each of the priority documents is filed herewith.

Respectfully submitted,

FINNEGAN, HENDERSON, FARABOW, GARRETT & DUNNER L.L.P.

Richard V Burgujian

Reg. No. 31,744

FINNEGAN HENDERSON FARABOW GARRETT & DUNNER LLP

1300 I Street, NW Washington, DC 20005 202.408.4000 Fax 202.408.4400 www.finnegan.com

本 国 特 許 庁 SVAPAN PATENT OFFICE

MAR 2 0 2002

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一でいることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 8月23日

RECEIVED

出 願 番 号 Application Number:

特願2001-253235

JUL 0 8 2002 Technology Center 2100

出 願 人 Applicant(s):

東芝マイクロエレクトロニクス株式会社 株式会社東芝

RECEIVED

IMR 21 2002

TO 25.70 MAIL ROO

2001年 9月 5日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 A000103359

【提出日】 平成13年 8月23日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/66

【発明の名称】 半導体テスト装置および半導体テスト時間最適化方法

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市川崎区駅前本町25番地1 東芝マイク

ロエレクトロニクス株式会社内

【氏名】 北田 昌嗣

【発明者】

【住所又は居所】 神奈川県川崎市川崎区駅前本町25番地1 東芝マイク

ロエレクトロニクス株式会社内

【氏名】 倉本 章義

【発明者】

【住所又は居所】 神奈川県川崎市川崎区駅前本町25番地1 東芝マイク

ロエレクトロニクス株式会社内

【氏名】 新居 達久

【特許出願人】

【識別番号】 000221199

【氏名又は名称】 東芝マイクロエレクトロニクス株式会社

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】

100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】

100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9105411

【包括委任状番号】 9705037

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体テスト装置および半導体テスト時間最適化方法

【特許請求の範囲】

【請求項1】 テスト対象となる半導体装置の特性を測定する半導体テスト装置において、

前記半導体装置にテスト入力信号を供給してから該半導体装置の出力信号が安定するまでの待機時間の初期値を含むテスト測定条件が設定されることにより、 前記半導体装置に対して測定を実行する測定装置と、

所定の測定処理ループにしたがって処理を行わせるように制御し、安定性を判定し、その判定結果が"OK"であれば測定処理ループを抜けて待機時間計算装置に制御を引き渡すように制御する機能を有する測定制御装置とを具備し、

前記測定処理ループは、前記測定装置により測定を繰り返し実行し、その測定結果を格納するとともに測定回数iを計数し、iが計算対象測定回数jに達したことを判定すると、それまでのj回の測定により得られたj個のデータ配列に対して統計手法に基づいてリアルタイムに解析を行い、この解析結果から測定データの安定性を判定し、この判定結果が"NG"であれば、判定結果が"OK"になるまで、または、最大測定回数を越えるまで再び前記測定および新たなデータ配列に対する統計手法に基づくリアルタイム解析、安定性判定を繰り返し行う一連の処理であり、

前記待機時間計算装置は、i回の測定の実測定時間を計算して待機時間の最適値として自動的に検出する機能を有する

ことを特徴とする半導体テスト装置。

【請求項2】 測定データ記憶装置、測定回数計数装置、測定回数判定装置 、統計手法に基づく計算装置、安定性判定装置をさらに具備し、

前記測定処理ループは、前記測定装置により測定を繰り返し実行し、その測定結果を前記測定データ記憶装置に格納するとともに前記測定回数計数装置により 測定回数iを計数し、前記測定回数判定装置によりiが計算対象測定回数jに達 したことを判定すると、それまでのj回の測定により得られたj個のデータ配列 に対して前記統計手法に基づく計算装置を用いて統計手法に基づいてリアルタイ ムに解析を行い、この解析結果から測定データの安定性を前記安定性判定装置により判定し、この判定結果が"NG"であれば、判定結果が"OK"になるまで、または、最大測定回数を越えるまで再び前記測定および新たなデータ配列に対する統計手法に基づくリアルタイム解析、安定性判定を繰り返し行う一連の処理であることを特徴とする請求項1記載の半導体テスト装置。

【請求項3】 前記待機時間計算装置は、前記i回の測定の実測定時間を1回の実測定時間 Δt×iにより計算することを特徴とする請求項1または2記載の半導体テスト装置。

【請求項4】 前記測定制御装置は、さらに、前記待機時間計算装置の計算結果を待機時間記憶装置に記憶させ、この記憶値に基づいて前記テスト測定条件の待機時間を自動的に最適化するように制御することを特徴とする請求項1乃至3のいずれか1つに記載の半導体テスト装置。

【請求項5】 請求項4記載の半導体テスト装置を用いて、テスト対象となる半導体装置の電気的特性の測定を行いながら、前記半導体装置の入出力信号が安定するまでの待機時間の最適値を自動的に検出し、待機時間を自動的に最適化することを特徴とする半導体テスト時間最適化方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばテレビ用、VTR用、DVD用、オーディオ用などの半導体装置のテストを行う半導体テスト装置および半導体テスト時間最適化方法に係り、特に半導体装置の電気的特性、例えば出力電圧、出力電流の値、出力信号の波形、タイミング、位相などを測定する際に「半導体装置の入出力信号が安定するまでの待機時間」を最適化するための装置および方法に関するもので、半導体装置のテストデバッグシステムに使用されるものである。

[0002]

【従来の技術】

一般に、樹脂モールドされてパッケージ化された半導体装置や、ダイソートテスト前のウェハ状態の半導体装置は、半導体テスト装置によって電気的特性が測

定され、この測定結果に基づいて良否判定が行われる。半導体テスト装置は、半 導体装置の電気的特性を測定する際、半導体装置の入出力信号が安定するまでの 待機時間(Wait時間)を最適化している。

[0003]

ここで、入出力信号が安定する状態とは、複数回測定したデータ値が±数%に収まる状態をいう。従って、入出力信号が不安定な状態とは、複数回測定したデータ値が±数%に収まらない状態をいう。また、複数回の測定とは、同じ測定、例えば電圧測定を例えば10回、20回と繰り返すことをいう。

[0004]

従来の半導体テスト時間の最適化方法は、「待機時間の最適化を行うテスト項目の選択」、「待機時間変更後の値の確認」といった人的作業を繰り返し行うことによって、最適化を行っている。

[0005]

しかし、近年、半導体テスト項目は爆発的に増大しており、それに伴って半導体テスト時間の最適化作業に多くの時間を費やしている。

[0006]

半導体テスト項目には、DC測定テストやAC測定テスト、ファンクションテストなどがあり、DC測定テスト自体も何種類も有り、かつ各DC測定テスト毎に入力信号値を種々に変えて行うので、半導体テスト項目は必然的に増大する。

[0007]

【発明が解決しようとする課題】

上記したように従来の半導体テスト時間最適化方法は、半導体テスト時間の最 適化作業に多くの時間を費やしているという問題があった。

[0008]

本発明は上記の問題点を解決すべくなされたもので、半導体装置の電気的特性 を測定する際、待機時間の最適化を自動化し、待機時間の最適化に要する時間を 短縮し得る半導体テスト装置および半導体テスト時間最適化方法を提供すること を目的とする。

[0009]

【課題を解決するための手段】

本発明の第1の半導体テスト装置は、テスト対象となる半導体装置の特性を測 定する半導体テスト装置において、前記半導体装置にテスト入力信号を供給して から該半導体装置の出力信号が安定するまでの待機時間の初期値を含むテスト測 定条件が設定されることにより、前記半導体装置に対して測定を実行する測定装 置と、所定の測定処理ループにしたがって処理を行わせるように制御し、安定性 を判定し、その判定結果が"OK"であれば測定処理ループを抜けて待機時間計算装 置に制御を引き渡すように制御する機能を有する測定制御装置とを具備し、前記 測定処理ループは、前記測定装置により測定を繰り返し実行し、その測定結果を 格納するとともに測定回数iを計数し、iが計算対象測定回数jに達したことを 判定すると、それまでのj回の測定により得られたj個のデータ配列に対して統 計手法に基づいてリアルタイムに解析を行い、この解析結果から測定データの安 定性を判定し、この判定結果が"NG"であれば、判定結果が"OK"になるまで、また は、最大測定回数を越えるまで再び前記測定および新たなデータ配列に対する統 計手法に基づくリアルタイム解析、安定性判定を繰り返し行う一連の処理であり 、前記待機時間計算装置は、i回の測定の実測定時間を計算して待機時間の最適 値として自動的に検出する機能を有することを特徴とする。

[0010]

本発明の第2の半導体テスト装置は、本発明の第1の半導体テスト装置において、前記測定制御装置は、さらに、前記待機時間計算装置の計算結果を待機時間記憶装置に記憶させ、この記憶値に基づいて前記テスト測定条件の待機時間を自動的に最適化するように制御することを特徴とする。

[0011]

本発明の半導体テスト方法は、本発明の第2の半導体テスト装置を用いて、テスト対象となる半導体装置の電気的特性の測定を行いながら、半導体装置の入出力信号が安定するまでの待機時間の最適値を自動的に検出し、待機時間を自動的に最適化することを特徴とする。

[0012]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。

[0013]

<半導体テスト装置の第1の実施形態>

図1は、本発明の半導体テスト装置の第1の実施形態を示す。

[0014]

この半導体テスト装置は、測定装置11、測定制御装置12、測定データ記憶装置13、測定回数計数装置14、測定回数判定装置15、統計手法に基づく計算装置(統計計算装置)16、安定性判定装置17、Wait時間計算装置18、Wait時間記憶装置19を有する。そして、テスト対象となる半導体装置(図示せず)にテスト入力信号を供給してから半導体装置の出力信号が安定するまでのWait時間の最適値を自動的に検出する機能を有する。

[0015]

前記測定装置11は、基本的な機能として、テスト対象となる半導体装置に対するテスト測定条件(テストプログラムファイルのWait時間の初期値を含む)が設定されることにより、半導体装置に対して直ぐに測定を実行する機能を有する。即ち、テストプログラムファイルのテストプログラムに基づいて、半導体装置に対してテスト入力信号を供給し、その出力信号を受け取り、半導体装置の特性を測定する。

[0016]

測定制御装置12は、前記測定装置11、測定データ記憶装置13、測定回数計数装置14、測定回数判定装置15、統計計算装置16および安定性判定装置17に対して、所定の測定処理ループにしたがって処理を行わせるように制御し、前記安定性判定装置17による判定結果が"0K"であれば測定処理ループを抜けて前記Wait時間計算装置18に制御を引き渡すように制御する機能を有する。

[0017]

図2は、図1の半導体テスト装置を用いた待機時間検出方法の一例を示すフローチャートである。

[0018]

この待機時間検出方法における測定処理ループは、テスト測定条件が設定され

ると、測定装置11により測定を直ちに開始し、測定を繰り返し実行し、その測定結果(測定データ)を配列として測定データ記憶装置13に格納するとともに測定回数計数装置14により測定回数iを計数する。そして、iが計算対象測定回数iに達したことを測定回数判定装置15により判定すると、それまでのj回の測定により得られたj個のデータ配列に対して統計計算装置16を用いて統計手法に基づいてリアルタイムに解析を行う。

[0019]

この統計計算装置16による解析結果から測定データの安定性を安定性判定装置17により判定し、この判定結果が"NG"であれば、測定回数iを歩進させて再測定を1回行う制御に引き渡す。これにより、新たなデータ配列に対して統計手法に基づいてリアルタイムに再解析を行い、測定データの安定性の再判定を行う。この再測定、再解析、再判定は、判定結果が"OK"になるまで、または、iが最大測定回数k(>j)に達するまで繰り返し行う。

[0020]

安定性の判定結果が"0K"になることにより制御が引き渡されるWait時間計算装置18は、i回の測定の実測定時間を計算して待機時間の最適値として自動的に検出する機能を有するものである。ここで、i回の測定の実測定時間を計算する際、例えば1回の実測定時間 Δ t \times i = Wait時間として簡単に計算することが可能である。

[0021]

図3は、図1の半導体テスト装置における測定制御装置12による測定処理ループの一具体例を示すフローチャートである。

[0022]

この測定処理ループは、以下に述べるようなステップで実行する。

[0023]

(ステップ1)

測定回数i=1に設定し、測定meas[i] を開始し、測定データを格納する。i が計算対象測定回数jに達したか否かを判定し、判定結果がNO(i < j) の場合には、i=i+1に歩進させる(iを計数する)とともに、測定meas[i] を繰り

返し実行させ、測定データを配列として格納する。

[0024]

(ステップ2)

測定回数の判定結果がYES ($i \ge j$) の場合には、i が最大測定回数 k (> j) 以下か否かを判定し、判定結果がYES (i < k) の場合には、それまでのj 回の測定により得られたj 個のデータ配列に対して統計手法に基づいてリアルタイムに解析を行い、Dcp (j 個のデータのCpまたはCpk 値)を計算する。

[0025]

そして、この計算結果Dcp が制限値LIMIT 未満か否かを判定することによって 測定データの安定性を判定し、この判定結果がYES (Dcp ≧LIMIT)の場合には 、測定処理ループを抜け出る。

[0026]

これに対して、安定性の判定結果がNO(Dcp <LIMIT)の場合には、i=i+1に歩進させる(iを計数する)とともに再測定meas[i]を1回行わせる。そして、iが最大測定回数k未満か否かを再判定し、この判定結果がNO(i<j)の場合には、前記Dcp の計算および安定性の判定を中止して測定処理ループを抜け出る。つまり、安定性の判定結果がNO(Dcp <LIMIT)の場合には、再測定を行い、新たなデータ配列に対して統計手法に基づいてリアルタイムに再解析を行い、測定データの安定性の再判定を行う。この再測定、再解析、再判定は、判定結果が"OK"になるまで、または、iが最大測定回数k(>j)を越えるまで繰り返し行う。

[0027]

<半導体テスト時間最適化方法の一例>

さらに、図1の半導体テスト装置において、測定制御装置12に、Wait時間計算装置18の計算結果をWait時間記憶装置19に記憶させ、この記憶値に基づいてテスト測定条件のWait時間を自動的に最適化するように制御する機能を持たせることにより、Wait時間を自動的に最適化することが可能である。

[0028]

なお、測定制御装置12、測定回数計数装置14、測定回数判定装置15、統計計算

装置16、安定性判定装置17およびWait時間計算装置18は、ハードウエアにより構成してもよいが、少なくとも一部についてはコンピュータを用いてソフトウエア的に実現することが可能である。

[0029]

上記したような半導体テスト装置および半導体テスト時間最適化方法によれば、半導体装置の電気的特性の測定を行いながら自動的にWait時間の最適値を検出することができる。そして、この検出結果に基づいてWait時間を最適化することができるので、従来例の最適化方法に比べて最適化の作業時間を短縮することができる。

[0030]

【発明の効果】

上述したように本発明の半導体テスト装置および半導体テスト方法によれば、 半導体装置の電気的特性を測定する際、待機時間の最適化を自動化し、待機時間 の最適化に要する時間を短縮することができる。

【図面の簡単な説明】

【図1】

本発明の半導体テスト装置の第1の実施形態を示すブロック図。

【図2】

図1の半導体テスト装置を用いた待機時間検出方法の一例を示すフローチャート。

【図3】

図1の半導体テスト装置における測定制御装置による測定処理ループの一具体 例を示すフローチャート。

【符号の説明】


- 11…測定装置、
- 12…測定制御装置、
- 13…測定データ記憶装置、
- 14…測定回数計数装置、
- 15…測定回数判定装置、

- 16…統計手法に基づく計算装置、
- 17…安定性判定装置、
- 18…Wait時間計算装置、
- 19…Wait時間記憶装置。


【書類名】

図面


【図1】



【図2】



【図3】



【書類名】

要約書

【要約】

【課題】半導体テスト装置において、待機時間の最適化作業時間を短縮する。

【解決装置】半導体装置の特性の測定装置11と、所定の測定処理ループにしたがって制御する測定制御装置12とを具備し、測定処理ループは、測定を繰り返し実行し、測定結果を格納するとともに測定回数iを計数し、iが計算対象測定回数 j に達したことを判定すると、j 個のデータ配列に対して統計手法に基づいてリアルタイムに解析を行い、解析結果から測定データの安定性を判定し、判定結果が"NG"であれば、判定結果が"OK"になるまでまたは最大測定回数を越えるまで再び測定および新たなデータ配列に対するリアルタイム解析、安定性判定を繰り返し行う。安定性の判定結果が"OK"であれば測定処理ループを抜けて待機時間計算に制御を引き渡し、i 回の測定の実測定時間を計算して待機時間の最適値として自動的に検出する。

【選択図】 図1

出願人履歴

識別番号

[000221199]

1. 変更年月日 1990年 8月23日

[変更理由] 新規登録

> 住 所 神奈川県川崎市川崎区駅前本町25番地1 氏

東芝マイクロエレクトロニクス株式会社 名

出願人履歴情報

識別番号

م م أمر أمر

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝